RISC-V CPU 被编译进 Qwen3.5-4B 权重
热点事件持续更新
RISC-V CPU 被编译进 Qwen3.5-4B 权重
1 篇报道1 个报道来源2 小时前更新
先了解这件事
AI 综述
Divyansh Agrawal 发布实验模型 Qwenputer：把一颗 32 位 RISC-V CPU 编译后插入 Qwen3.5-4B 的权重，作为 Qwen 自身层之前的 11 层 Transformer。这些权重全部由编译器计算得出，而非通过训练学习得到；模型还借用 Qwen 的 Gated DeltaNet 状态充当 CPU 内存。 该项目代码采用 MIT 许可，模型权重为 Apache-2.0，是在 Qwen/Qwen3.5-4B 基础上修改的版本。作者称这仍是进行中的实验。
AI 根据报道生成 · 1 小时前更新
最新进展10月29日 01:45
Qwenputer 将 32 位 RISC-V CPU 编译进 Qwen3.5-4B 权重报道时间线
沿着报道，了解事件的不同侧面。
10月29日
- Hacker NewsQwenputer 将 32 位 RISC-V CPU 编译进 Qwen3.5-4B 权重
Qwenputer 把一颗 32 位 RISC-V CPU 编译后插入 Qwen3.5-4B 的权重，作为 Qwen 自身层之前的 11 层 Transformer，权重全部由编译器计算而非学习得到，并借用模型 Gated DeltaNet 状态充当内存。
本事件热度走势
还没有足够的连续观测数据，暂不绘制趋势。