Superscalar Loop Processor：面向 ML 与 HPC 负载的轻量级超标量架构

研究者提出 Superscalar Loop Processor（SLP）架构，利用循环内核的静态结构实现多发射执行，无需动态乱序调度。开源原型 Schnizo 基于带浮点支持的 RV32I 小核实现，在多个 ML 与 HPC 微内核上取得显著高于标量基线的 IPC 和 FPU 利用率，同时保持轻量顺序设计的能效。该工作已被 MICRO 2026 接收。