First Silicon：前沿模型在真实芯片 bug 上的检出率最高仅 18.6%

umwelt.vision 发布 First Silicon 基准，收集 86 个开源芯片设计中的工程师修复（84 个为真实 bug），让模型在不知版本的情况下写出 3 到 8 条 SystemVerilog 断言，再由 Yosys 和 SymbiYosys 在 buggy 与 fixed 两个版本上做形式化判定。