为自定义 HLS 脉动阵列矩阵乘法 IP 编写 Linux 内核驱动

一篇教程分五步为 Zynq SoC 上的 HLS 脉动阵列矩阵乘法 IP 编写 Linux 内核驱动，从模块加载、设备树 probe 与 misc 设备，到 IOCTL 寄存器读写、DMA 缓冲区搬运，最后用中断替代轮询。该 IP 通过 AXI-Lite 寄存器接口受控，由自身 AXI-Full 主口直接读写 DDR，输入为 16 位有符号矩阵、输出为 64 位累加结果。